


مبانی طراحی مدارهای مجتمع ولتاژ و توان پایین

فاضل زیرک ساز

www.ketab.ir





عنوان و نام پدیدآور : مبانی طراحی مدارهای مجتمع ولتاژ و توان پایین/فاضل زیرک ساز	نویسنده : فاضل زیرک ساز
مشخصات نشر : تهران: سها، ۱۴۰۰.	ویراستار : دکتر ناهید گنجی
مشخصات ظاهری : ۱۸۹ص:، مصور، نمودار.	مدیر هنری : محمدصادق لطفعلیان
شابک : ۹۷۸-۶۲۲-۷۸۷۱-۵۴-۸	صفحه‌آرا و طراح جلد : فاضل زیرک ساز، لیلا جعفری
وضعیت فهرست‌نویسی : فیا	سرپرست تولید : شوکا شکبیا
موضوع : مدارهای مجتمع ولتاژ پایین	ناظر چاپ : علی ممتازی
موضوع : - طراحی و ساخت	نوبت چاپ : اول شهریور ۱۴۰۰
موضوع : Low voltage integrated circuits -- Design and construction	تیراژ : ۵۰۰ جلد
رده‌بندی کنگره : ۶۶/TK۷۸۷۴	چاپ و صحافی : چاپ سها
رده‌بندی دیویی : ۳۸۱۵/۶۲۱	شابک : ۹۷۸-۶۲۲-۷۸۷۱-۵۴-۸
شماره کتابشناسی ملی : ۸۶۱۶۶۴۴	



تلفن: ۸۸۰۰۵۵۷۲۳

تلفن: ۶۶۵۰۱۸۱۸

تلفن: ۶۶۵۷۳۹۹۳

• دفتر مرکزی: تهران، امیرآباد شمالی، بالاتر از چهارراه جلال آل احمد

• دفتر فروش: تهران، ستارخان، دربان نو، خیابان سروش یکم، بلاک ۴۸، طبقه سوم

• چاپخانه: تهران، میدان انقلاب، کوچه رشتچی، بلاک ۳۸

فهرست

۹	پیشگفتار نویسنده
۱۴	فصل اول آشنایی با طراحی توان پایین
۱۵	۱-۱ مقدمه
۱۵	۲-۱ چرا این کتاب؟
۱۶	۳-۱ دلایل اهمیت مدارهای مجتمع ولتاژ و توان پایین
۲۱	فصل دوم اهمیت بخش آنالوگ در کاهش توان مصرفی
۲۲	۱-۲ آیا بخش آنالوگ قابل صرفه نظر است؟
۲۷	۲-۲ تقسیم بندی روش های کاهش توان مصرفی در بخش آنالوگ
۲۹	فصل سوم دلایل تلف شدن توان
۳۰	۱-۳ مقدمه
۳۱	۲-۳ تعریف توان و انرژی
۳۲	۳-۳ دسته بندی توان های تلفاتی
۳۲	۱-۳-۳ توان تلفاتی دینامیک
۳۲	۱-۳-۳-۱ توان تلفاتی سوئیچینگ
۳۲	۲-۳-۳ توان تلفاتی اتصال کوتاه
۳۴	۲-۳-۳ توان تلفاتی استاتیک
۳۵	۱-۲-۳-۳ جریان ناشی دیود معکوس
۳۵	۲-۲-۳-۳ جریان زیر آستانه
۳۵	۳-۲-۳-۳ جریان ناشی القا گیت بر درین (GIDL)
۳۶	۴-۲-۳-۳ DIBL
۳۶	۵-۲-۳-۳ Punchthrough جریان

۳۶	 ۶-۲-۳ جریان تونل زنی و حامل های داغ
۳۷	 ۴-۳ شیب زیر آستانه
۳۸	 ۵-۳ ضریب فعایت
۳۹	 ۶-۳ خازن
۳۹	 ۷-۳ ولتاژ
۴۰	 ۸-۳ فرکانس
۴۰	 ۹-۳ گلیچ
۴۱	 ۱۰-۳ مقایسه بین توان استاتیک و توان دینامیک
۴۲	 ۱۱-۳ جمع بندی
۴۳	 فصل چهارم تاثیر تکنولوژی در توان مصرفی
۴۴	 ۱-۴ مقدمه
۴۴	 ۲-۴ نقش تکنولوژی در توان مصرفی
۴۵	 ۳-۴ فناوری سیماس (CMOS)
۴۸	 ۴-۴ فناوری سلیکان روی عایق یا SOI
۴۹	 ۴-۴-۱ دسته بندی ترانزیستورهای سلیکان روی عایق یا SOI
۵۰	 ۴-۴-۲ انواع روش های ساخت ترانزیستورهای سلیکان روی عایق یا SOI
۵۰	 ۴-۴-۲-۱ ساخت ترانزیستورهای سلیکان روی عایق با اتم اکسیژن کاشته شده
۵۱	 ۴-۴-۲-۲ ساخت ترانزیستورهای سلیکان روی عایق با روش برش هوشمند
۵۲	 ۴-۴-۲-۳ ساخت ترانزیستورهای سلیکان روی عایق با روش چسباندن و زدودن از پشت
۵۳	 ۴-۴-۲-۴ ساخت ترانزیستورهای سلیکان روی عایق با روش الترن
۵۴	 ۴-۴-۳ مزایای ترانزیستورهای سلیکان روی عایق
۵۵	 ۴-۴-۴ معایب ترانزیستورهای سلیکان روی عایق
۵۶	 ۴-۴-۵ تاثیر ترانزیستورهای سلیکان روی عایق در توان مصرفی
۵۷	 ۴-۴-۵ ترانزیستورهای دوگیتی و بدنه ی نازک

۶۰	۶-۴ فناوری فین فت
۶۱	۱-۶-۴ پروژه ساخت فین فت
۶۲	۲-۶-۴ ویژگی های ترانزیستور فین فت
۶۴	۷-۴ نقش ضریب دی الکتریک در توان مصرفی
۶۵	۸-۴ سیر تکامل تکنولوژی
۶۹	فصل پنجم معرفی روش های کاهش توان تلفاتی
۷۰	۱-۵ مقدمه
۷۰	۲-۵ دسته بندی روش های کاهش توان
۷۱	۳-۵ نقش ولتاژ تغذیه در توان مصرفی
۷۲	۱-۳-۵ چند ولتاژ تغذیه
۷۴	۲-۳-۵ ولتاژ تغذیه ی متغیر
۷۶	۳-۳-۵ محدودیت های ولتاژ تغذیه
۷۶	۴-۵ نقش ولتاژ آستانه در توان مصرفی
۷۷	۱-۴-۵ چند ولتاژ آستانه
۷۸	۲-۴-۵ ولتاژ آستانه ی متغیر
۷۹	۵-۵ گیت کردن توان
۷۹	۵-۶ مهندسی شیب
۸۱	۷-۵ جمع بندی
۸۳	فصل ششم توصیف رفتاری یک ترانزیستور و نواحی مختلف کاری و ویژگی های آن
۸۴	۱-۶ توصیف رفتار یک ترانزیستور
۸۵	۲-۶ نواحی کاری یک ترانزیستور
۸۶	۳-۶ انواع جریان
۸۷	۴-۶ ناحیه ی وارونگی ضعیف
۹۲	۵-۶ وارونگی قوی

۶-۶ ناحیه ی وارونگی میانه.....	۹۵
۶-۷ بدست آوردن ضریب کاپا (K) یا n.....	۹۷
۸-۶ بدست آوردن روابط در نواحی وارونگی ضعیف و قوی.....	۹۹
فصل هفتم مدل EKV و نواحی کاری ترانزیستور در این مدل.....	۱۱۳
۷-۱ مقدمه.....	۱۱۴
۷-۲ دلایل روی آوردن به مدل EKV و برتری های آن.....	۱۱۵
۷-۳ رابطه جریان در مدل EKV.....	۱۱۷
۷-۴ تعیین نواحی کاری ترانزیستور.....	۱۱۸
۷-۵ روابط جریان، ولتاژ مؤثر و ترانسائیتی بر پایه ی ضریب وارونگی.....	۱۲۰
فصل هشتم طراحی مدار ها و ساختار های توان پایین با استفاده از روش gm/Id	۱۲۹
۸-۱ مقدمه.....	۱۳۰
۸-۲ چرایی روی آوردن به روش gm/Id	۱۳۰
۸-۳ رابطه نواحی کاری ترانزیستور با ترانسائیتی و بازدهی.....	۱۳۲
۸-۴ طراحی با تحلیل و تفسیر نمودارها.....	۱۳۷
۸-۵ رابطه ی میان ترانسائیتی و نویز.....	۱۴۰
۸-۶ جمع بندی.....	۱۴۱
فصل نهم مدارها، ساختارها و روش های مناسب برای توان و ولتاژ پایین.....	۱۴۳
۹-۱ مقدمه.....	۱۴۴
۹-۲ دلایل روی آوردن به ساختارهای ولتاژ پایین.....	۱۴۴
۹-۳ دسترسی طراح به سطوح کاهش توان مصرفی.....	۱۴۷
۹-۴ محدودیت کاهش جریان برای کاهش توان مصرفی.....	۱۴۸
۹-۵ محدودیت های کاهش ولتاژ برای کاهش توان مصرفی.....	۱۴۹
۹-۵-۱-۱ استفاده از چند برابر کننده ها و مدار پمپ بار.....	۱۵۱

پیشگفتار نویسنده

رشد و گسترش روز افزون دانش الکترونیک و همه گیر شدن دستگاه های الکترونیکی همچون تلویزیون های هوشمند، دستگاه های قابل حملی چون گوشی های همراه، تبلت ها و رایانه های شخصی و یا دستگاه های مانیتورینگ عملکرد بدن در حوزه سلامت، موجب شده اهمیت طراحی مدارهای مجتمع توان پایین به عنوان بخش مهمی از این دستگاه ها بر هیچ کس پوشیده نباشد؛ زیرا، در همه ی این دستگاه ها توان مصرفی و طول عمر باتری نقشی بنیادی بازی می کند.

از سوی دیگر، با توجه به قانون مور، تقریباً هر دو سال تعداد ترانزیستورهای استفاده شده بر روی یک تراشه، دو برابر می شوند و امروزه به میلیاردها ترانزیستور رسیده است. توان مصرفی موجب تولید حرارت می گردد و این حرارت باعث آسیب دیدن تراشه می شود. بنابراین، نیاز به بسته بندی (پکیجینگ) خاص یا خنک کردن تراشه می باشد که سبب گران قیمت شدن و کاهش قابلیت اطمینان و طول عمر یک سامانه می شود. از این رو، آشنایی با روش های کاهش توان مصرفی در مدارهای الکترونیکی اهمیت ویژه ای پیدا کرده است. زیرا، کاهش توان مصرفی

علاوه بر افزایش طول عمر باتری و محصول، محیط زیست سالمتری نیز برای نسل های آینده به ارمغان خواهد آورد.

امروزه روش های استحصال انرژی محیطی برای استفاده به عنوان منبع انرژی مدارهای الکترونیکی مانند سلول های خورشیدی، ژنراتورهای حرارتی-الکتریکی و مبدل های پیزو الکتریکی مورد توجه قرار گرفته اند. همچنین، کاهش استفاده از سوخت های فسیلی و استفاده از انرژی های تجدید پذیر در تمامی صنایع اهمیت ویژه ای یافته است. علاوه بر این، هر چه توان مصرفی یک دستگاه بیشتر باشد در واقع هزینه زیاد تری برای کارکرد و استفاده از آن باید توسط مصرف کننده پرداخت شود که این به هیچ وجه مطلوب و مقرون به صرفه نیست. از این رو، با توجه به آنکه هریک از این دستگاه ها و کاربردها از یک بخش الکترونیکی نیز تشکیل می شوند، اهمیت کاهش توان مصرفی مدارهای الکترونیکی و طراحی های توان پایین بر کسی پوشیده نیست.

کتاب پیش رو برای پاسخ به نیاز دانشجویان سال آخر کارشناسی، کارشناسی ارشد، دکتری و همچنین پژوهشگران و مهندسان الکترونیک که در زمینه ی طراحی مدارهای مجتمع توان پایین فعالیت می کنند، نوشته شده است. از این رو، در این کتاب به معرفی تکنیک ها و روش های طراحی مدارهای مجتمع ولتاژ و توان پایین در سطح تکنولوژی و مداری پرداخت می شود.

اما، وجه تمایز اصلی این کتاب با سایر منابع و یکی از ویژگی های شاخص و منحصر به فرد آن، توجه به اهمیت بخش آنالوگ در مدارهای مجتمع توان پایین

می باشد. در بخش آنالوگ تلاش شده تا مباحث گوناگون پوشش داده شوند تا یک پژوهشگر یا یک مهندس در زمینه طراحی یک مدار مجتمع توان پایین ولتاژ پایین به سطح قابل قبولی از دانش و آگاهی دست یابد و با اندوختن دانش در این زمینه بتواند در طراحی این دست از مدارها عملکرد مطلوبی داشته باشد. در این کتاب، مباحث زیر پوشش داده می شوند:

سیستم های توان پایین و دلایل نیاز به آن

بررسی تکنولوژیهای با جریان های نشتی پایین مانند تکنولوژی سیلیکان روی عایق

ترانزیستورهای پره ای فین فت

انواع توان های تلفاتی در گیت های CMOS شامل سوئیچینگ، اتصال کوتاه، نشتی و عوامل مؤثر در آن

بررسی انواع روش های کاهش توان مصرفی در سطوح تکنولوژی و مداری

دلایل اهمیت بخش آنالوگ در کاهش توان مصرفی و نقش تکنولوژی های نوین در آن

ارائه مدل های دقیق و کارآمد برای توصیف رفتار ترانزیستور و اهمیت این مدل ها

ارتباط میان مدل رفتاری ترانزیستور و تطابق میان نتایج محاسبات ریاضی اولیه،

شبیه سازی نرم افزاری و نمونه ساخته شده ی نهایی