

طراحی مبتنی بر PLD با VHDL

طراحی، سنتز و پیاده سازی RTL

وایبیه و تاراته

مترجم:

دکتر موسی یوسفی

سرشناسه	: تاراته، وایبهاو Taraate, Vaibbhav
عنوان و نام پدیدآور	: طراحی مبتنی بر PLD با VHDL / [وایبهاو تاراته ترجمه] موسی یوسفی.
مشخصات نشر	: تبریز، دانشگاه شهید مدنی آذربایجان، ۱۳۹۸.
مشخصات ظاهری	: ۴۰۵ ص
شابک	: ۹۷۸-۶۲۲-۶۷۳۷-۰۲-۹
وضعیت فهرست‌نویسی	: فیپا
یادداشت	: عنوان اصلی: PLD Based Design with VHDL RTL Design, Synthesis and Implementation.
موضوع	: دستگاه‌های منطقی قابل برنامه‌ریزی
موضوع	: Programmable logic devices
موضوع	: ری. اچ. دی. ال (زبان توصیفی سخت‌افزار)
موضوع	: (VHDL) Computer hardware description language
شناسه افزوده	: موسی، موسی، ۱۳۵۹- مترجم
شناسه افزوده	: دانشگاه شهید مدنی آذربایجان
رده بندی کنگره	: ۶۲۱/۳۹۵
رده بندی دیویی	: ۵۸۳۵۴۸۲
شماره کتابشناسی ملی	



انتشارات دانشگاه شهید مدنی آذربایجان

عنوان کتاب	♦ طراحی مبتنی بر PLD با VHDL
تألیف	♦ تاراته، وایبهاو
ترجمه	♦ دکتر موسی یوسفی
ویراستار علمی	♦ دکتر خلیل منفردی
ویراستار ادبی	♦ دکتر رضا ذاکر
نوبت چاپ	♦ اول - تبریز - ۱۳۹۸
قطع	♦ وزیری - ۴۰۵ ص
نشر	♦ انتشارات دانشگاه شهید مدنی آذربایجان
شابک	♦ ۹۷۸-۶۲۲-۶۷۳۷-۰۲-۹
شمارگان	♦ ۵۰۰ جلد
قیمت	♦ ۶۰۰.۰۰۰ ریال
چاپ	♦ سیلان

فهرست مطالب

پیشگفتار.....	۱۷
---------------	----

فصل ۱: مقدمه‌ای بر HDL

چکیده.....	۲۱
۱-۱ تاریخچه HDL.....	۲۲
۲-۱ تجرید طراحی منطقی و سیستمی.....	۲۳
۳-۱ نمونه‌سازی ASIC.....	۲۵
۴-۱ اصول و طراحی مدار مجتمع.....	۲۹
۱-۴-۱ برنامه‌نویسی RTL.....	۳۰
۲-۴-۱ تصدیق رفتار (تایید عملکرد).....	۳۱
۳-۴-۱ سنتز.....	۳۱
۴-۴-۱ طراحی فیزیکی.....	۳۲
۵-۱ مقایسه زبان برنامه‌نویسی با HDL.....	۳۲
۱-۵-۱ فراگیرشدن و سیر تکاملی VHDL.....	۳۲
۶-۱ توصیف طرح با VHDL.....	۳۷
۱-۶-۱ طراحی ساختاری.....	۳۷
۲-۶-۱ طراحی رفتاری.....	۳۸
۳-۶-۱ طراحی با RTL قابل سنتز.....	۳۹

- ۷-۱ موارد برجسته و ساختارهای کلیدی VHDL ۴۱
- ۸-۱ خلاصه ۴۴

فصل ۲: مدارهای منطقی پایه و توصیف VHDL

- ۱-۲ مقدمه‌ای برای منطق ترکیبی ۴۶
- ۲-۲ دروازه‌های منطقی و RTL قابل سنتز با استفاده از VHDL ۴۷
- ۱-۲-۲ NOT یا منطق معکوس کننده ۴۸
- ۲-۲-۲ OR منطق دو ورودی ۵۰
- ۳-۲-۲ NOR منطق دو ورودی ۵۱
- ۴-۲-۲ AND منطق ورودی ۵۳
- ۵-۲-۲ NAND منطق ورودی ۵۵
- ۶-۲-۲ XOR منطق ورودی ۵۶
- ۷-۲-۲ XNOR منطق دو ورودی ۵۹
- ۸-۲-۲ منطق سه حالت (بافر سه حالت) ۶۱
- ۳-۲ جمع کننده ۶۳
- ۱-۳-۲ نیم جمع کننده ۶۳
- ۲-۳-۲ تمام جمع کننده ۶۵
- ۴-۲ مبدل‌های کد ۶۷
- ۱-۴-۲ مبدل کد دودویی به گری ۶۷
- ۲-۴-۲ مبدل کد گری به کد دودویی ۶۸
- ۵-۲ خلاصه ۶۹

فصل ۳: VHDL و ساختارهای کلیدی

- ۱-۳ نمونه طراحی VHDL ۷۲
- ۲-۳ پیکربندی و معماری‌های چندگانه ۷۶
- ۱-۲-۳ پیکربندی و معماری چندگانه ۷۶
- ۳-۳ انواع داده و اشیاء ۷۸
- ۱-۳-۳ انواع داده عددی ۷۸

۷۸	۱-۱-۳-۳ مجموعه داده شمارشی
۷۹	۲-۱-۳-۳ داده صحیح
۷۹	۳-۱-۳-۳ انواع داده فیزیکی
۸۰	۴-۱-۳-۳ داده طبیعی
۸۰	۲-۳-۳ داده مرکب
۸۱	۱-۲-۳-۳ آرایه‌ها
۸۲	۲-۲-۳-۳ رکوردها
۸۲	۳-۳-۳ انبای داده
۸۲	۲-۳-۳ بیت‌ها
۸۳	۱-۴-۳-۳ سیر
۸۳	۲-۴-۳-۳ جدول
۸۴	۳-۴-۳-۳ فایل
۸۴	۴-۳ انتساب‌های سیگنال
۸۵	۱-۴-۳ مثال‌های انتساب سیگنال
۸۵	۵-۳ انتساب متغیر
۸۷	۱-۵-۳ مثال انتساب‌های متغیر
۸۸	۶-۳ ساختارهای همزمان
۸۸	۱-۶-۳ When Else
۹۰	۲-۶-۳ With Select
۹۰	۳-۶-۳ پروسیس
۹۴	۷-۳ ساختارهای ترتیبی
۹۴	۱-۷-۳ If then Else
۹۷	۲-۷-۳ If Then Else تودرتو
۹۹	۳-۷-۳ Case
۱۰۰	۸-۳ مدل‌سازی منطق ترتیبی
۱۰۱	۱-۸-۳ ثبات چهاربیتی
۱۰۲	۲-۸-۳ لچ چهاربیتی

۱۰۲.....	۹-۳ عبارت‌های Wait
۱۰۲.....	۱-۹-۳ Wait on
۱۰۴.....	۲-۹-۳ Wait for
۱۰۵.....	۳-۹-۳ Wait Until
۱۰۶.....	۱۰-۳ حلقه
۱۰۶.....	۱-۱۰-۳ Loop
۱۰۷.....	۲-۱۰-۳ While Loop
۱۰۷.....	۳-۱۰-۳ For Loop
۱۰۸.....	۱۱-۳ خلاصه

فصل ۲. طراحی منطق ترکیبی با استفاده از ساختارهای VHDL

۱۱۲.....	۱-۴ منطق و تأخیرهای ترکیبی
۱۱۴.....	۱-۱-۴ منطق ترکیبی زن‌بیره‌ای
۱۱۵.....	۲-۱-۴ منطق ترکیبی موازی
۱۱۵.....	۲-۴ مدارهای محاسباتی
۱۱۶.....	۱-۲-۴ جمع‌کننده چندبیتی
۱۱۷.....	۲-۲-۴ تفریق‌کننده - جمع‌کننده چندبیتی
۱۱۹.....	۳-۲-۴ ضرب‌کننده
۱۲۰.....	۴-۲-۴ مقایسه‌کننده‌ها
۱۲۳.....	۳-۴ مبدل کد
۱۲۴.....	۱-۳-۴ مبدل کد دودویی به افزودنی ۳-
۱۲۶.....	۲-۳-۴ مبدل کد BCD به ۷ قسمتی
۱۲۸.....	۴-۴ مالتی‌پلکسرها
۱۳۰.....	۱-۴-۴ مالتی‌پلکسر به عنوان منطق جامع
۱۳۱.....	MUX 2:1 ۱-۱-۴-۴
۱۳۳.....	MUX ۲-۱-۴-۴ با استفاده از 'if then else' تو در تو
۱۳۵.....	MUX 4:1 ۳-۱-۴-۴ با استفاده از ساختار 'case'
۱۳۵.....	۵-۴ دیکدر

۱-۵-۴	دیکدر ۳ در ۸ دارای سیگنال فعال ساز با استفاده از عبارت 'case'	۱۳۵
۲-۵-۴	دیکدر ۲ به ۴ دارای فعال ساز با بکارگیری 'case'	۱۴۰
۶-۴	انکدرها	۱۴۰
۱-۶-۴	انکدر اولویت دار	۱۴۱
۷-۴	خلاصه	۱۴۷

فصل ۵: طراحی مدارهای منطقی ترتیبی

۱-۵	مدارهای منطقی ترتیبی	۱۵۰
۱-۵-۱	پاراگرهای زمانی و ناپایداری در مدارهای منطقی ترتیبی	۱۵۳
۱-۵-۱-۱	زمان استقرار	۱۵۴
۱-۵-۱-۲	زمان تأخیر	۱۵۴
۱-۵-۱-۳	تاخیر از بار فلیپ فلاپ	۱۵۴
۲-۵	لج های D در طراحی	۱۵۶
۱-۲-۵	لج D حساس به سطح مثبت	۱۵۷
۲-۲-۵	لج D حساس به سطح منفی	۱۵۸
۳-۲-۵	تفریق کننده - جمع کننده چند بیتی	۱۶۰
۴-۲-۵	لج D حساس به سطح منفی دارای ورودی نشانیدن و پاک کردن	۱۶۲
۵-۲-۵	لج D حساس به سطح مثبت با نشانیدن و پاک کردن غیرهمزمان	۱۶۲
۳-۵	فلیپ فلاپ	۱۶۴
۱-۳-۵	فلیپ فلاپ D حساس به لبه مثبت	۱۶۴
۲-۳-۵	فلیپ فلاپ D حساس به لبه منفی	۱۶۶
۴-۵	بازنشانی همزمان و غیرهمزمان	۱۶۷
۱-۴-۵	فلیپ فلاپ D با بازنشانی همزمان	۱۶۷
۲-۴-۵	فلیپ فلاپ D با بازنشانی همزمان	۱۶۹
۵-۵	زمان بندی مدارهای ترتیبی	۱۷۱
۶-۵	شمارنده های همزمان	۱۷۲
۱-۶-۵	شمارنده بالا شمار ۴ بیتی	۱۷۳
۲-۶-۵	شمارنده ۴ بیتی پایین شمار	۱۷۵

۱۷۶	۵-۶-۳ بالا شمار BCD
۱۷۹	۵-۶-۴ پایین شمار BCD
۱۸۰	۵-۶-۵ پایین-بالا شمار BCD
۱۸۲	۵-۷ شمارنده گری
۱۸۴	۵-۸ شمارنده حلقوی
۱۸۶	۵-۹ شمارنده جانسون
۱۸۸	۵-۱۰ شیفت رجیسترها
۱۹۰	۵-۱۱-۱ شیفت رجیسترهای چپ و راست
۱۹۰	۵-۱۰-۲ شیفت رجیستر با ورودی خروجی موازی (PIPO)
۱۹۳	۵-۱۱ طراحی ها، غنای زمان
۱۹۳	۵-۱۲ خلاصه

فصل ۶: معرفی PLD

۱۹۶	۶-۱ تاریخچه و سیر تکاملی LD ها
۱۹۹	۶-۲ تراشه منطقی قابل برنامه ریزی ساده SLD
۲۰۱	۶-۲-۱ حافظه فقط خواندنی قابل برنامه ریزی (PROM)
۲۰۲	۶-۲-۲ منطق آرایه ای قابل برنامه ریزی PAL
۲۰۳	۶-۲-۳ آرایه منطقی قابل برنامه ریزی
۲۰۶	۶-۳ تراشه های منطقی قابل برنامه ریزی پیچیده
۲۰۸	۶-۴ آرایه های گیت قابل برنامه ریزی
۲۱۱	۶-۴-۱ مفهوم LUT و ایجاد منطق ترکیبی
۲۱۱	۶-۴-۲ طراحی VHDL و پیاده سازی با استفاده از CLB
۲۱۸	۶-۴-۳ بلوک IO
۲۱۹	۶-۴-۴ بلوک RAM (BRAM)
۲۲۲	۶-۴-۵ منابع ساعت (پالس دهی)
۲۲۵	۶-۴-۵-۱ مسیرهای ساعت و داده با استفاده از بافرهای ساعت
۲۲۵	۶-۴-۶ بلوک های DSP و ضرب کننده ها
۲۲۶	۶-۴-۷ استانداردهای IO و منابع مسیر یابی

۲۲۸	۵-۶ رهنمون‌ها و سناریوی طراحی کاربردی
۲۲۸	۱-۵-۶ استراتژی بازنشانی
۲۲۹	۱-۱-۵-۶ بازنشانی همزمان
۲۳۱	۲-۱-۵-۶ بازنشانی غیر همزمان
۲۳۲	۲-۵-۶ طرح‌های همزمان در برابر غیرهمزمان
۲۳۴	۳-۵-۶ استراتژی تولید ساعت (پالس دهی)
۲۳۴	۱-۳-۵-۶ تک ساعت اصلی
۲۳۴	۲-۵-۶ شمارنده‌های حلقوی
۲۳۴	۱-۳-۵-۶ پالس دهی لبه مخلوط
۲۳۵	۴-۳-۵-۶ ساعت‌های روزهای
۲۳۵	۶-۶ خلاصه

فصل ۷: طراحی و شبیه‌سازی به کمک ساختارهای VHDL

۲۳۸	۱-۷ شبیه‌سازی با VHDL
۲۳۹	۱-۱-۷ برنامه تست MUX 4:1
۲۴۱	۲-۱-۷ برنامه تست بالا شمار ۴ بیتی دوده‌ای
۲۴۱	۲-۷ توابع
۲۴۸	۳-۷ پکیج‌ها
۲۴۹	۱-۳-۷ استفاده از پکیج در طراحی
۲۵۱	۴-۷ مشخصه‌ها
۲۵۲	۱-۴-۷ مشخصه سیگنال
۲۵۲	۲-۴-۷ مشخصه آرایه
۲۵۳	۵-۷ دستکاری سیگنال
۲۵۳	۱-۵-۷ استفاده از فایل‌ها در شبیه‌سازی طرح
۲۵۴	۲-۵-۷ TEXTIO
۲۵۶	۶-۷ خلاصه

فصل ۸: رهنمون‌های طراحی مبتنی بر PLD

۲۶۰	۱-۸ قراردادهای نام گذاری
-----	--------------------------

۲۶۰	۸-۲ استفاده از متغیرها و سیگنال‌ها
۲۶۳	۸-۳ دسته‌بندی در طراحی
۲۶۴	۸-۴ رهنمون‌هایی برای استفاده از منطق سه حالت
۲۶۷	۸-۵ تسهیم منابع محاسباتی
۲۷۰	۸-۶ تکثیر منطق
۲۷۲	۸-۷ انتساب‌های تحریک چندتایی
۲۷۷	۸-۸ استنتاج لچ
۲۷۸	۸-۹ مفاد از عبارت If Then Else در برابر Case
۲۸۱	۸-۱۰ استفاده از رسم لوا‌ای در طراحی
۲۸۵	۸-۱۱ حوزه‌های حالت و انتقال داده
۲۸۸	۸-۱۲ IO دو جهتی
۲۹۰	۸-۱۳ ساعت کنترل شده
۲۹۱	۸-۱۴ طراحی با فعال‌ساز ساعت
۲۹۲	۸-۱۵ خلاصه

فصل ۹: ماشین‌های حالت محدود

۲۹۴	۹-۱ مقدمه FSM
۲۹۴	۹-۱-۱ ماشین مور
۲۹۶	۹-۱-۲ ماشین میلی
۲۹۸	۹-۲ روش‌های رمزگذاری FSM
۳۰۰	۹-۳ چگونه برای FSM مور برنامه VHDL بنویسیم؟
۳۰۲	۹-۳-۱ الگوی طراحی FSM برای ماشین مور
۳۰۲	۹-۴ چگونه برای FSM میلی برنامه VHDL بنویسیم؟
۳۰۴	۹-۴-۱ الگوی طراحی FSM برای ماشین میلی
۳۰۴	۹-۵ مثال‌هایی از FSM و کد نویسی VHDL
۳۰۷	۹-۵-۱ FSM با کدگذاری دودویی
۳۱۰	۹-۵-۲ FSM شمارنده دودویی
۳۱۰	۹-۵-۳ FSM شمارنده One-Hot

۳۱۰	۶-۹ منطق توازن با استفاده از FSM مور
۳۱۳	۶-۱-۹ ماشین مور: FSM سه پروسی برای بررسی توازن
۳۱۳	۷-۹ منطق توازن با FSM میلی
۳۱۹	۱-۷-۹ ماشین میلی: FSM دو پروسی برای بررسی توازن
۳۲۰	۲-۷-۹ ماشین میلی: FSM سه پروسی برای بررسی توازن
۳۲۴	۸-۹ ماشین میلی آشکارساز ترتیب (توالی یاب)
۳۲۷	۹-۹ توالی یاب با رمز گذاری one-hot: ماشین حالت مور
۳۲۷	۱۰-۹ توالی یاب که گذار One-Hot: ماشین میلی
۳۲۹	۱۱-۹ بهینه سازی FSM
۳۳۳	۱۲-۹ خلاصه

فصل ۱: بهینه سازی سنتز با VHDL

۳۳۶	۱-۱۰ فرایند طراحی FPGA
۳۳۶	۱-۱-۱۰ ثبت طرح (وارد کردن طرح)
۳۳۷	۲-۱-۱۰ شبیه سازی و سنتز طرح
۳۳۸	۳-۱-۱۰ پیاده سازی طرح
۳۳۸	۴-۱-۱۰ برنامه ریزی طرح
۳۳۹	۲-۱۰ روش های بهینه سازی سنتز
۳۳۹	۱-۲-۱۰ تخصیص منابع
۳۴۱	۲-۲-۱۰ فاکتورهای مشترک مورد استفاده در بهینه سازی
۳۴۲	۳-۲-۱۰ جابجایی تکه ای (قسمتی) از کد
۳۴۳	۴-۲-۱۰ جاکردن ثابت
۳۴۳	۵-۱-۱۰ حذف منطقه خاموش
۳۴۴	۶-۱-۱۰ بهره گیر از پارانتز
۳۴۵	۷-۲-۱۰ پارتیشن بندی و ساختار بندی طرح
۳۴۶	۳-۱۰ طراحی ALU
۳۴۶	۱-۳-۱۰ واحد منطق پردازنده و طراحی
۳۴۹	۱-۱-۳-۱۰ واحد منطق ۸ بیتی

۳۵۱	۱۰-۳-۲ واحد منطق ریزپردازنده با IO ثباتی
۳۵۱	۱۰-۳-۲ واحد محاسباتی
۳۵۷	۱۰-۳-۳ واحد منطقی و محاسباتی
۳۵۹	۱۰-۴ شیفت دهنده بارل
۳۶۰	۱۰-۵ بررسی کننده و مولد توازن
۳۶۱	۱۰-۵-۱ بررسی کننده توازن
۳۶۱	۱۰-۵-۱ مولد توازن
۳۶۳	۱۰-۶ حافظه
۳۶۳	۱۰-۶-۱ RAM در ۴اهی
۳۶۷	۱۰-۶-۲ RAM در جهت
۳۶۸	۱۰-۷ ضرب کننده ها
۳۸۲	۱۰-۸ خلاصه

فصل ۱۱: پیاده سازی سیستم با Xilinx Vivado

۳۸۴	۱۱-۱ پیاده سازی نمونه مثال با Xilinx Vivado
۳۸۴	۱۱-۱-۱ طرح ریزی طراحی
۳۸۸	۱۱-۱-۲ طرح ریز IO و محدودیت های IO
۳۹۱	۱۱-۱-۳ شبیه سازی عملکرد طرح
۳۹۱	۱۱-۱-۴ سنتز طرح
۳۹۳	۱۱-۲ پیاده سازی طرح
۳۹۵	۱۱-۲-۱ شبیه سازی زمانی
۳۹۵	۱۱-۳ برد توسعه یافته FPGA
۳۹۸	۱۱-۴ نمونه مثال طرح FIFO
۳۹۹	۱۱-۴-۱ محاسبه عمق FIFO غیر همزمان
۴۰۲	۱۱-۴-۲ طراحی FIFO با VHDL
۴۰۵	۱۱-۵ خلاصه
۴۰۵	مراجع

پیشگفتار

در یک دهه اخیر، پیچیدگی طراحی FPGA و ASIC به شدت افزایش یافته است. بخاطر این که برای طرح‌های پیچیده به تراشه‌های پیچیده و هوشمند نیاز است، نمونه‌سازی در فضای FPGA در طی این دهه گسترده‌تر شده است.

اکثر فروشندگان FPGA همانند شرکت‌های XILINX و Altera دارای FPGAهای پیچیده برای پیاده‌سازی و طراحی سیستم‌های روی تراشه (SOC) هستند. در طول این دهه، عصر مینیاتوری‌سازی و کاهش هزینه‌های طراحی دارد مهمترین این چالش‌ها طراحی محصولات هوشمندی است که هزینه تولید کم، سرعت بالا، فضای مصرفی کم و توان مصرفی پایین داشته باشند.

تحت این شرایط برای تحقق یک ایده، امکان تولید محصول، از FPGAهای پیچیده استفاده می‌شود که معماری آنها در یک دهه گذشته پیچیده‌تر شده است. حتی برای تأیید اعتبار (تأیید عملکرد) سیستم‌های SOC از طرح‌هایی با چند FPGA پیچیده استفاده می‌شود. موضوعات این کتاب بر اساس آموزش ساده طراحی‌ها با FPGA و نمونه‌سازی ASIC با استفاده از FPGAها شکل گرفته است. این کتاب حاوی طرح‌هایی است که با تعداد گیت کم و زیاد قابل پیاده‌سازی است. همچنین نوشتار این کتاب حاوی مباحثی است که اطلاعاتی درباره VHDL، سنتز، FPGAها و نمونه‌سازی ASIC ارائه می‌دهد.

فصل یک این کتاب سیر تکاملی طراحی منطقی و نیاز به استفاده از HDL و تفاوت بین HDL و دیگر زبان‌های سطح بالا را توضیح می‌دهد و همچنین در این فصل روش‌های مدل‌سازی مختلف با VHDL شرح داده شده است.

فصل ۲ این کتاب عناصر اصلی مدارهای ترکیبی و استفاده از آنها در طراحی سیستم‌ها را شرح می‌دهد و همچنین چگونگی نوشتن کد RTL قابل سنتز با ساختارهای VHDL را توضیح می‌دهد. مطالب این فصل برای آموزش ساختارهای پایه VHDL و سنتز طراحی‌های با گیت اندک برای نوآموزان مفید و مناسب است.

در فصل ۳ ساختارهای مهم و کلیدی VHDL همانند پروسس، سیگنال‌ها، متغیرها، CASE، IF THE ELSE، WITH SELECT، WHEN ELSE و توضیح داده می‌شود و همچنین در این فصل سناریوهای کاربردی و استفاده از این ساختارها نیز توضیح داده شده است.

مباحث فصل ۴ چگونگی نوشتن کد RTL مناسب و موثر با زبان VHDL را توصیف می‌کند. همچنین طراحی مدارهای ترکیبی همانند جمع‌کننده‌های چند بیتی، مالتی‌پلکسرها، دیکدرها و انکدرها شرح داده شده است. همچنین توضیحات این فصل، سنتز کد RTL در فرم زبان VHDL با جزئیات و سناریوهای کاربردی را پوشش می‌دهد.

توضیحات فصل ۵ این کتاب سناریوهای طراحی مدارهای ترتیبی و کد RTL در فرم زبان VHDL را برای اعداد فلیپ‌فلاپها را در بر می‌گیرد. به علاوه، مطالب این فصل حاوی شمارنده‌های BCD، شمارنده‌های دودویی، شمارنده‌های گری، شمارنده حلقوی، شمارنده جانسون و طراحی RTL و سنتز این مدارها است. پارامترهای زمانی، آنالیز زمانی سیستم‌های چند ساعتی و غیره، موضوعات ناپایداری و چگونگی فائق آمدن بر این مسایل در زمان طراحی سیستم‌ها در این فصل نیز بررسی می‌شود.

طراحی مبتنی بر PLD جزئیات طراحی سیستم‌های کاربردی به همراه مثال‌ها و سناریوهای طراحی برای SPLD، CPLD، و FPGAها در فصل ۶ قرار دارد. این فصل معماری FPGAهای شرکت‌های XILINX و Altera، چگونگی استفاده و نمونه‌سازی در طراحی را توضیح می‌دهد. همچنین راهنمایی خاص هر یک نیز در این فصل شرح داده شده است.

موضوعات فصل ۷ در برگزیده ساختارهای VHDL و استفاده از آن برای تایید صحت عملکرد و شبیه‌سازی طرح است. مطالب قرار داده شده در این فصل برای آموزش نوشتن برنامه تست و چگونگی شبیه‌سازی طرح جهت عیب‌یابی بسیار مناسب است. مسایل کاربردی در زمان تایید صحت عملکرد طرح با استفاده از سناریوی کاربردی و مثال‌هایی در این راستا در این فصل گنجانده شده است.

مطالب فصل ۸ شامل رهنمون‌های طراحی و کدنویسی برای طرح‌های PLD است. چگونگی استفاده از VHDL برای طراحی‌های کارآمد با جزئیات کاربردی و ساختارهای VHDL قابل سنتز در این فصل قرار داده شده است همچنین تکنیک‌های مانند جزءبندی،

منطق همزمان و موازی، تکثیر منطق و تسهیم منابع به همراه موضوعات توان پایین همانند کنترل کردن سیگنال ساعت و فعال سازی سیگنال ساعت در این فصل پوشش داده شده است. مباحث فصل ۹ شامل ماشین های حالت محدود (متناهی) با استفاده از VHDL است. ماشین های میلی و مور و چگونگی استفاده از کد نویسی از آنها برای سیستم های آشکار ساز ترتیب (توالی یاب) و شمارنده ها در این فصل توضیح داده شده است. همچنین موضوعات همانند سنتر FSM و چگونگی بهبود کارایی طراحی با بهره گیری از سناریوهای کاربردی بحث شده است. همچنین مباحث این فصل در برگیرنده رهنمون های سنتر FSM و تکنیک های بهینه سازی ارائه شده در نمونه سازی ASIC در بستر FPGA های پیچیده است. در فصل ۱۰ طرح های پیچیده همانند ضرب کننده ها، شیفتر دهنده های بارل، و منطق پردازنده همانند ALU، و پر تکل های اساسی دیگر بررسی و مطالعه می شود. موضوعات مطرح شده در این فصل برای فهم مسایل سنتر در طرح های پیچیده و چگونگی رفع این موضوعات با استفاده از یک سری مطرحه در فصل ۷ مفید است. فرایند طراحی بر اساس VIVADO و نمونه مثال با استفاده از VIVADO برای پیاده سازی طرح در فصل ۱۱ ارائه می شود. نمونه مثال FIFO در این فصل گنجانده شده است. کل فصول ۱ تا ۱۱ به شکلی مرتب شده است که شامل کدهای RTL در قالب زبان VHDL دارای گیت کم و سیستم های پیچیده تر به همراه سناریوهای مرتبط است. این کتاب برای نوآموزان، مهندسان طراح RTL و حرفه ای ها مفید است. امیدوارم که موضوعات مطرحه در این کتاب اطلاعات کافی برای یادگیری منابع ساختارهای VHDL و استفاده از آن در نمونه سازی ASIC را به خوانندگان ارائه دهد.

وایبهاو، تاراته