

طراحی مدارهای مجتمع آنالوگ CMOS

ویراست دوم

بهزاد رضوی

دکتر داریوش شیری

سرشناسه	: رضوی، بهزاد، ۱۳۴۰	Razavi, Behzad
عنوان و نام پدیدآور	: طراحی مدارهای مجتمع آنالوگ CMOS / بهزاد رضوی؛ [مترجم] داریوش شیری.	
مشخصات نشر	: تهران: نیاز دانش، ۱۳۹۸.	
مشخصات ظاهری	: ۱۰۰۶ ص.: مصور، نمودار.	
شابک	: ۹۷۸-۶۰۰-۸۹۰۶-۴۲-۱	
وضعیت فهرست‌نویسی	: فیپا	
یادداشت	: عنوان اصلی:	Design of analog CMOS integrated circuits, [2017]
موضوع	: مدارهای مجتمع سی. ماس آنالوگ	Analog CMOS integrated circuits
موضوع	: مدارهای مجتمع خطی -- طرح و ساختمان	
موضوع	: نیمه هادی‌های اکسید فلزی مکمل	Linear integrated circuits -- Design and construction Metal oxide semiconductors, Complementary
شناسه افزوده	: شیری، داریوش، ۱۳۵۴، مترجم.	
رده‌بندی کنگر	: ۱۳۹۸ ط ۴/۶۵۴/۶۵۴ TK۷۸۷۴	
رده‌بندی دیویی	: ۶۲۱/۳۸۱۵	
شماره کتابشناسی ملی	: ۸/ ۳۰۵	



نام کتاب	: طراحی مدارهای مجتمع آنالوگ CMOS / ویراست دوم
مؤلف	: بهزاد رضوی
مترجم	: دکتر داریوش شیری
مدیر اجرایی - ناظر بر چاپ	: حمیدرضا محمد شیرازی - محمد شمس
ناشر	: نیاز دانش
صفحه‌آرا	: واحد تولید انتشارات نیاز دانش
نوبت چاپ	: اول - ۱۳۹۸
شمارگان	: ۲۰۰ نسخه
قیمت	: ۱۰۰۰۰۰۰ ریال

ISBN:978-600-8906-42-1

شابک: ۹۷۸-۶۰۰-۸۹۰۶-۴۲-۱

هرگونه چاپ و تکثیر (اعم از زیراکس، بازنویسی، ضبط کامپیوتری و تهیه‌ی CD) از محتویات این اثر بدون اجازه کتبی ناشر ممنوع است، متخلفان به موجب بند ۵ ماده ۲ قانون حمایت از مؤلفان، مصنفان و هنرمندان تحت پیگرد قانونی قرار می‌گیرند.

کلیه حقوق این اثر برای ناشر محفوظ است.

آدرس انتشارات: تهران، میدان انقلاب، خیابان ۱۲ فروردین، تقاطع وحید نظری، پلاک ۲۵۵، طبقه ۱، واحد ۲

۰۲۱-۶۶۴۷۸۱۰۶-۶۶۴۷۸۱۰۸-۰۹۱۲۷۰۷۳۹۳۵

www.Niaze-Danesh.com

مشاوره جهت نشر: ۰۹۱۲-۲۱۰۶۷۰۹

پیشگفتار ویراست دوم

وقتی پیشنهاد نخستین ویرایش این کتاب را برای ناشر فرستادم از من دو پرسش پرسیدند: (۱) در آینده تقاضا برای کتاب‌های آنالوگ در دنیای دیجیتال تا چه اندازه است؟ و (۲) آیا عاقلانه است که کتابی چاپ شود که منحصرأ به CMOS بپردازد؟ واژه‌های "آنالوگ" و "CMOS" در عنوان کتاب زیر سؤال بودند. خوشبختانه کتاب با پذیره دانشجویان، معلمان و مهندسان روبه‌رو شد. صدها دانشگاه در دنیا آن را برای متن درسی برگزیدند، به پنج زبان ترجمه شد و ۶۵۰۰ بار به آن ارجاع داده شده است. اگرچه بسیاری از اصول اولیه طراحی آنالوگ از زمان ویرایش نخست تاکنون تغییر نکرده است ولی چند عامل نیاز به ویرایش و را سبب شد: رفتن فناوری‌های CMOS به سوی اندازه‌های کوچک و منابع تغذیه با ولتاژهای کمتر، روش‌های جدید تحلیل و طراحی و نیاز به پرداختن جزئی‌تر به برخی از موضوع‌ها. این ویرایش را از مطالب زیر است:

- تأکید بیشتر روی فناوری جدید CMOS که در فصلی جدید، فصل ۱۱، به آن پرداخته شده است و به روش‌های طراحی و تحلیل گام‌به‌گام آپامپ در فرآیندهای نانومتری می‌پردازد.
- بررسی کامل فیدبک با روش‌های برد (Bo) و میدلبروک (Middlebrook).
- بخش جدیدی روی تحلیل پایداری با استفاده از بردن روش نایکوئیست (Nyquist). برای این‌که روش رایج بود در بعضی سیستم‌های معمولی درست کار نمی‌کند.
- مطالعه FinFET ها.
- متن‌های جانبی که نکات مهمی در طراحی نانومتر را نشان می‌دهند.
- بخش جدیدی روی روش‌های بایاس کردن.
- مطالعه مدارهای گاف انرژی با ولتاژ پایین.
- بیش از ۱۰۰ مثال جدید.

بعضی مدرسان ممکن است بپرسند که چرا با افزاره قانون مربعی آغاز می‌کنیم. برای دو دلیل: (۱) این مسیر با یک دیدگاه شهودی آغاز می‌شود و ارزش چشم‌گیری در تحلیل تقویت‌کننده‌ها بر حسب سوئیچ مجاز ولتاژ دارد و (۲) FinFET ها با وجود طول کانال کوتاه آن‌ها - در افزاره‌های 16 nm و کوچک‌تر - تقریباً مشخصه قانون - مربعی دارند.

این کتاب یک راهنمای حل مسأله و مجموعه جدیدی از اسلایدهای پاورپوینت دارد که در سایت www.mhhe.com/razavi در دسترس است.

فهرست مطالب

عنوان

شماره صفحه

فصل ۱ / آشنایی با طراحی آنالوگ	۲۷
۱-۱ چرا آنالوگ؟	۲۷
۱-۱-۱ سنجش و پردازش سیگنال‌ها	۲۷
۱-۱-۲ وقتی سیگنال‌های دیجیتال آنالوگ می‌شوند	۲۸
۱-۱-۳ نیاز به طراحی آنالوگ بالاست	۳۰
۱-۱-۴ چالش‌های طراحی آنالوگ	۳۱
۲-۱ چرا مایع؟	۳۲
۳-۱ چرا CMOS؟	۳۲
۴-۱ چرا این کتاب؟	۳۳
۵-۱ سطوح تجرید (abstraction)	۳۳
فصل ۲ / فیزیک پایه ترانزیستور MOS	۳۵
۱-۲ ملاحظات کلی	۳۶
۱-۲-۱ MOSFET به عنوان نوعی کلید	۳۶
۱-۲-۲ ساختار MOSFET	۳۶
۱-۲-۳ نشانه‌های MOS	۳۹
۲-۲ مشخصه I/V برای MOS	۴۰
۱-۲-۲ ولتاژ آستانه (threshold)	۴۰
۲-۲-۲ به دست آوردن مشخصه I/V	۴۲
۳-۲-۲ ترانساتایی MOS	۵۰
۳-۲ اثرات مرتبه دوم	۵۲
۴-۲ مدل‌های ترانزیستور MOS	۵۹
۱-۴-۲ چینش (layout) ترانزیستور MOS	۵۹
۲-۴-۲ خازن‌های ترانزیستور MOS	۶۱
۳-۴-۲ مدل سیگنال کوچک MOS	۶۵
۴-۴-۲ مدل‌های SPICE برای MOS	۷۰
۵-۴-۲ مقایسه NMOS با PMOS	۷۱
۶-۴-۲ مقایسه کانال بلند و کانال کوتاه	۷۱
۵-۲ پیوست الف: FinFET‌ها	۷۱
۶-۲ پیوست (ب): رفتار افزای MOS به عنوان یک خازن	۷۳

۸۳.....	فصل ۳/ تقویت کننده های یک طبقه.....
۸۳.....	۱-۳ کاربردها.....
۸۴.....	۲-۳ ملاحظات کلی.....
۸۶.....	۳-۳ طبقه سورس - مشترک.....
۸۶.....	۳-۳-۱ طبقه سورس مشترک با بار مقاومتی.....
۹۲.....	۳-۳-۲ طبقه CS با بار دیودی.....
۹۹.....	۳-۳-۳ طبقه CS با بار منبع جریان.....
۱۰۱.....	۳-۳-۴ طبقه CS با بار فعال.....
۱۰۲.....	۳-۳-۵ طبقه CS با بار تریودی.....
۱۰۳.....	۳-۳-۶ طبقه CS با سورس سوده (degenerate).....
۱۱۱.....	۴-۳ پیرو سورس (Source Follower).....
۱۲۱.....	۵-۳ طبقه گیت مشترک.....
۱۳۰.....	۶-۳ طبقه کسکود.....
۱۴۰.....	۳-۶-۱ کسکود با سوپره (super).....
۱۴۳.....	۷-۳ انتخاب مدل ترانزیستور.....
۱۵۳.....	فصل ۴/ تقویت کننده های دیفرانسیلی.....
۱۵۳.....	۱-۴ کارکرد تک ستر و دیفرانسیلی.....
۱۵۶.....	۲-۴ زوج دیفرانسیل پایه.....
۱۵۷.....	۴-۲-۱ تحلیل کیفی.....
۱۶۱.....	۴-۲-۲ تحلیل کمی.....
۱۷۴.....	۴-۲-۳ زوج دیفرانسیل سوده شده.....
۱۷۵.....	۴-۳ پاسخ مد - مشترک.....
۱۸۳.....	۴-۴ زوج دیفرانسیلی با بارهای MOS.....
۱۸۶.....	۵-۴ سلول گیلبرت (Gilbert).....
۱۹۷.....	فصل ۵/ آیینه های جریان و روش های بایاس.....
۱۹۷.....	۱-۵ آیینه جریان های ساده.....
۲۰۴.....	۲-۵ آیینه جریان های کسکود.....
۲۱۳.....	۳-۵ آیینه جریان های فعال.....
۲۱۶.....	۵-۳-۱ تحلیل سیگنال بزرگ.....
۲۲۰.....	۵-۳-۲ تحلیل سیگنال - کوچک.....
۲۲۵.....	۵-۳-۳ ویژگی های مد - مشترک.....
۲۲۹.....	۵-۳-۴ ویژگی های دیگر در OTA پنج ترانزیستوری.....
۲۳۰.....	۴-۵ روش های بایاس.....

۲۳۰	۱-۴-۵	بایاس CS
۲۳۵	۲-۴-۵	بایاس CG
۲۳۶	۳-۴-۵	بایاس سورس پیرو
۲۳۷	۴-۴-۵	بایاس زوج دیفرانسیل
۲۴۷	فصل ۶/ پاسخ فرکانسی تقویت کننده‌ها	
۲۴۷	۱-۶	ملاحظات کلی
۲۴۸	۱-۱-۶	اثر میلر (Miller)
۲۵۴	۲-۱-۶	تخصیص قطب به گره‌ها
۲۵۶	۲-۶	طبقه ورس مشترک
۲۶۵	۳-۶	ورس پیروها
۲۷۲	۴-۶	طبقه گیت - مشترک
۲۷۵	۵-۶	طبقه کسکو
۲۷۸	۶-۶	زوج دیفرانسیل
۲۷۸	۱-۶-۶	زوج دیفرانسیلی بارها غیر فعال (پسیو)
۲۸۱	۲-۶-۶	زوج دیفرانسیلی بارها فعال
۲۸۴	۷-۶	مصالحة بهره - پهنای باند
۲۸۴	۱-۷-۶	مدارهای تک قطبی
۲۸۶	۲-۷-۶	مدارهای چند قطبی
۲۸۷	۸-۶	پیوست الف: قضیه عنصر اضافی یا (EET)
۲۹۰	۹-۶	پیوست ب: روش ثابت زمانی مقدار - صفر
۲۹۵	۱۰-۶	پیوست ج: دوگان قضیه میلر
۳۰۳	فصل ۷/ نویز (Noise)	
۳۰۳	۱-۷	ویژگی‌های آماری نویز
۳۰۶	۱-۱-۷	طیف نویز
۳۱۰	۲-۱-۷	توزیع دامنه
۳۱۱	۳-۱-۷	منابع همبسته و ناهمبسته
۳۱۲	۴-۱-۷	نسبت سیگنال به نویز
۳۱۳	۵-۱-۷	روند تحلیل نویز
۳۱۴	۲-۷	انواع نویز
۳۱۴	۱-۲-۷	نویز حرارتی
۳۲۱	۲-۲-۷	نویز فلیکر (Flicker)
۳۲۵	۳-۷	نمایش نویز در مدارها
۳۳۴	۴-۷	نویز در تقویت کننده‌های یک طبقه

۳۳۶	۱-۴-۷ طبقه سورس - مشترک	
۳۴۲	۲-۴-۷ طبقه گیت مشترک	
۳۴۶	۳-۴-۷ سورس پیرو	
۳۴۷	۴-۴-۷ طبقه Cascode	
۳۴۸	نویز در آینه‌های جریان	۵-۷
۳۵۰	نویز در زوج‌های دیفرانسیلی	۶-۷
۳۵۸	رویاریویی نویز و توان	۷-۷
۳۶۰	پهنای باند نویز	۸-۷
۳۶۱	مسأله انتگرال‌گیری از نویز ورودی	۹-۷
۳۶۲	پیوست الف - مسأله هم‌بستگی نویز	۱۰-۷

فصل ۸ / فیدبک

۳۷۳	۱-۸ ملاحظات کلی	
۳۷۴	۱-۱-۸ ویژگی‌های مدارهای فیدبک‌دار	
۳۸۲	۲-۱-۸ گونه‌های تقویت‌دهنده	
۳۸۵	۳-۱-۸ سازوکارهای سنجش و بازگرداندن	
۳۸۷	تویولوژی‌های فیدبک	۲-۸
۳۸۸	۱-۲-۸ فیدبک ولتاژ - ولتاژ	
۳۹۴	۲-۲-۸ فیدبک جریان - ولتاژ	
۳۹۷	۳-۲-۸ فیدبک ولتاژ - جریان	
۴۰۱	۴-۲-۸ فیدبک جریان - جریان	
۴۰۲	اثر فیدبک روی نویز	۳-۸
۴۰۴	مشکلات تحلیل فیدبک	۴-۸
۴۰۸	بارگذاری	۵-۸
۴۰۸	۱-۵-۸ مدل‌های شبکه دو-پورت	
۴۱۰	۲-۵-۸ بارگذاری در فیدبک ولتاژ - ولتاژ	
۴۱۵	۳-۵-۸ بارگذاری در فیدبک جریان - ولتاژ	
۴۱۸	۴-۵-۸ بارگذاری در فیدبک ولتاژ - جریان	
۴۲۱	۵-۵-۸ بارگذاری در فیدبک جریان - جریان	
۴۲۳	۶-۵-۸ خلاصه اثرات بارگذاری	
۴۲۴	روش بُود (Bode) در تحلیل مدارهای فیدبک‌دار	۶-۸
۴۲۴	۱-۶-۸ مشاهدات	
۴۲۵	۲-۶-۸ تفسیر ضرایب	
۴۳۰	۳-۶-۸ تحلیل بُود (Bode)	
۴۳۵	۴-۶-۸ قضیه امپدانس بلاکمن (Blackman)	

۴۴۳.....	روش میدلبروک (Middlebrook)	۷-۸
۴۴۴.....	دشواری‌های محاسبه بهره حلقه	۸-۸
۴۴۴.....	۱-۸-۸ مفاهیم اولیه	
۴۴۸.....	۲-۸-۸ مشکلات نسبت بازگشتی	
۴۴۹.....	تفسیر دیگری از روش بود	۹-۸

فصل ۹/ تقویت‌کننده‌های عملیاتی

۴۶۱.....	ملاحظات کلی	۱-۹
۴۶۲.....	۱-۱-۹ پارامترهای کاری	
۴۶۷.....	آپ‌امپ‌های یک طبقه	۲-۹
۴۶۷.....	۱-۱-۹ بولورزی‌های ساده	
۴۷۲.....	۲-۲-۹ رویه ط	
۴۷۵.....	۳-۲-۹ تغییر خطی بارها	
۴۷۶.....	۴-۲-۹ آپ‌امپ‌های کج‌تاب شده (Folded)	
۴۸۰.....	۵-۲-۹ ویژگی‌های اسکول - تابنده	
۴۸۱.....	۶-۲-۹ رویه طراحی	
۴۸۳.....	آپ‌امپ‌های دو طبقه	۳-۹
۴۸۶.....	۱-۳-۹ فرایند طراحی	
۴۸۸.....	بهره‌افزایی (Gain Boosting)	۴-۹
۴۸۸.....	۱-۴-۹ مفهوم پایه	
۴۹۳.....	۲-۴-۹ پیاده‌سازی مدار	
۴۹۷.....	۳-۴-۹ پاسخ فرکانسی	
۴۹۹.....	مقایسه	۵-۹
۵۰۰.....	محاسبه سوینگ خروجی	۶-۹
۵۰۱.....	فیدبک مد - مشترک	۷-۹
۵۰۱.....	۱-۷-۹ مفاهیم پایه	
۵۰۴.....	۲-۷-۹ روش‌های سنجش CM	
۵۰۸.....	۳-۷-۹ روش‌های فیدبک CM	
۵۱۶.....	۴-۷-۹ CMFB در آپ‌امپ‌های دو طبقه	
۵۱۹.....	محدودیت‌های گستره ورودی	۸-۹
۵۲۱.....	آهنگ چرخش (Slew)	۹-۹
۵۲۹.....	آپ‌امپ‌هایی با آهنگ چرخش بالا	۱۰-۹
۵۲۹.....	۱-۱۰-۹ آپ‌امپ‌های یک طبقه	
۵۳۲.....	۲-۱۰-۹ آپ‌امپ‌های دو طبقه	
۵۳۳.....	حذف اثر منبع تغذیه	۱۱-۹

۵۳۵	نویز در آپامپ‌ها	۱۲-۹
۵۴۷	فصل ۱۰/ پایداری و جبران‌سازی فرکانسی	
۵۴۷	۱-۱۰ ملاحظات کلی	
۵۵۲	۲-۱۰ سیستم‌های چند قطبی	
۵۵۴	۳-۱۰ کرانه (Margin) فاز	
۵۵۸	۴-۱۰ مبانی جبران‌سازی فرکانسی	
۵۶۶	۵-۱۰ جبران‌سازی آپامپ‌های دو طبقه	
۵۷۵	۶-۱۰ چرخش (slewing) در آپامپ‌های دو طبقه	
۵۷۸	۷-۱۰ روش‌ها دیگر جبران‌سازی	
۵۸۳	۸-۱۰ معیار پایداری نایکویست	
۵۸۳	۸-۱۰ انگیزه	
۵۸۵	۸-۱۰ مفاهیم پایه	
۵۸۷	۸-۱۰ ساختن سینی‌های قطبی	
۵۹۳	۸-۱۰ اصل کوشی (Cauchy)	
۵۹۳	۸-۱۰ روش نایکویست (Nyquist)	
۵۹۷	۸-۱۰ سیستم‌هایی با قطب در مبدأ	
۶۰۱	۸-۱۰ سیستم‌هایی با چند بار گذر از ۱۸۰	
۶۰۹	فصل ۱۱/ بررسی طرح‌های نانومتري	
۶۰۹	۱-۱۱ ملاحظات طراحی ترانزیستور	
۶۱۱	۲-۱۱ اثرات زیر میکرونی عمیق	
۶۱۴	۳-۱۱ تغییر (scaling) تراسانایی	
۶۱۸	۴-۱۱ طراحی ترانزیستور	
۶۱۹	۴-۱۱ طراحی برای I_D و V_{DSmin} داده شده	
۶۲۲	۴-۱۱ طراحی برای I_D و g_m داده شده	
۶۲۵	۴-۱۱ طراحی برای g_m و V_{DSmin} داده شده	
۶۲۵	۴-۱۱ طراحی برای g_m داده شده	
۶۲۷	۴-۱۱ گزینش طول کانال	
۶۲۷	۵-۱۱ مثال‌های طراحی آپ - آمپ	
۶۲۷	۵-۱۱ آپ‌آمپ تلسکوپی	
۶۴۵	۵-۱۱ آپ‌آمپ دو طبقه	
۶۵۵	۶-۱۱ تقویت‌کننده پر سرعت	
۶۵۵	۶-۱۱ ملاحظات کلی	
۶۶۱	۶-۱۱ طراحی آپ‌آمپ	

۶۶۲.....	۳-۶-۱۱ عملکرد سیگنال کوچک حلقه بسته
۶۶۴.....	۴-۶-۱۱ تنظیم آپ امپ
۶۶۵.....	۵-۶-۱۱ رفتار سیگنال بزرگ
۶۶۸.....	۷-۱۱ چکیده

فصل ۱۲/ مرجع ولتاژ و جریان..... ۶۷۱

۶۷۱.....	۱-۱۲ ملاحظات کلی
۶۷۲.....	۲-۱۲ بایاس مستقل از منبع تغذیه
۶۷۶.....	۳-۱۲ مراجع مستقل از دما
۶۷۶.....	۴-۱۲ ولتاژ با TC منفی
۶۷۷.....	۵-۱۲ ولتاژ با TC مثبت
۶۷۹.....	۶-۱۲ مرجع کاف باند انرژی
۶۸۸.....	۷-۱۲ تولید جریان PTAT
۶۹۰.....	۸-۱۲ بایاس با V_{BE} مثبت
۶۹۱.....	۹-۱۲ مشکلات سرعت و وینز
۶۹۶.....	۱۰-۱۲ مراجع شکاف باند ولتاژ
۷۰۰.....	۱۱-۱۲ مطالعه یک مدار خاص

فصل ۱۳/ درآمدی بر مدارهای کلیدی - خازنی..... ۷۰۹

۷۱۰.....	۱-۱۳ ملاحظات کلی
۷۱۵.....	۲-۱۳ کلیدهای نمونه بردار
۷۱۵.....	۳-۱۳ کلیدهای ماسفتی MOSFET
۷۲۰.....	۴-۱۳ ملاحظات مربوط به سرعت
۷۲۲.....	۵-۱۳ ملاحظاتی مربوط به دقت
۷۲۶.....	۶-۱۳ حذف بار تزریقی
۷۲۹.....	۷-۱۳ تقویت کننده های کلیدی - خازنی
۷۲۹.....	۸-۱۳ بافر/نمونه بردار بهره - یک
۷۳۸.....	۹-۱۳ تقویت کننده های ناوارونگر (noninverting)
۷۴۴.....	۱۰-۱۳ مدار دو برابر کننده دقیق
۷۴۶.....	۱۱-۱۳ انتگرال گیر کلیدی - خازنی
۷۴۹.....	۱۲-۱۳ فیدبک مد مشترک کلیدی - خازنی (SC)

فصل ۱۴/ اثر غیرخطی و ناهمسانی..... ۷۵۷

۷۵۷.....	۱-۱۴ اثر غیرخطی
۷۵۷.....	۲-۱۴ ملاحظات کلی

۷۶۱.....	۲-۱-۱۴ اثر غیرخطی در مدارهای دیفرانسیلی
۷۶۳.....	۳-۱-۱۴ تأثیر فیدبک منفی بر خاصیت غیرخطی
۷۶۵.....	۴-۱-۱۴ اثر غیرخطی در خازن
۷۶۶.....	۵-۱-۱۴ خاصیت غیرخطی در مدارهای نمونه بردار
۷۶۸.....	۶-۱-۱۴ روش های خطی سازی
۷۷۵.....	۲-۱۴ ناهمسانی (Mismatch)
۷۷۸.....	۱-۲-۱۴ اثر ناهمسانی
۷۸۳.....	۲-۲-۱۴ روش های حذف آفست
۷۸۸.....	۳-۲-۱۴ کاهش نویز به وسیله حذف آفست
۷۹۰.....	۴-۲-۱۴ ریف دیگری برای CMRR

فصل ۱۵/ نوسان سازها ۷۹۵.....

۷۹۵.....	۱-۱۵ ملاحظات کلی
۷۹۷.....	۲-۱۵ نوسان سازهای حلقه
۸۰۹.....	۳-۱۵ نوسان سازهای LC
۸۰۹.....	۱-۳-۱۵ مفاهیم پایه
۸۱۳.....	۲-۳-۱۵ نوسان ساز Cross-Coupled (ضربدر)
۸۱۶.....	۳-۳-۱۵ نوسان ساز کلیپتز (Colpitts)
۸۱۹.....	۴-۳-۱۵ نوسان سازهای یک دهانه ای
۸۲۴.....	۴-۱۵ نوسان سازهای کنترل شده با ولتاژ (VCO)
۸۲۷.....	۱-۴-۱۵ تنظیم نوسان سازهای حلقوی
۸۳۷.....	۲-۴-۱۵ تنظیم در نوسان سازهای LC
۸۴۱.....	۵-۱۵ مدل ریاضی VCO ها

فصل ۱۶/ حلقه های قفل فاز ۸۴۹.....

۸۴۹.....	۱-۱۶ PLL ساده
۸۵۰.....	۱-۱-۱۶ آشکارساز فاز
۸۵۱.....	۲-۱-۱۶ توپولوژی پایه PLL
۸۶۰.....	۳-۱-۱۶ دینامیک PLL ساده
۸۶۷.....	۲-۱۶ PLL هایی پمپ باز
۸۶۸.....	۱-۲-۱۶ مسأله گیراندازی قفل
۸۶۹.....	۲-۲-۱۶ آشکارساز فاز / فرکانس
۸۷۳.....	۳-۲-۱۶ پمپ باز
۸۷۴.....	۴-۲-۱۶ PLL پمپ باز ساده
۸۸۲.....	۳-۱۶ اثرات غیر ایده آل در PLL ها

۸۸۲	۱۶-۳-۱ اثرات غیر ایده آل PFD/CP
۸۸۷	۱۶-۳-۲ لرزش در PLL ها
۸۸۹	۱۶-۴ حلقه های قفل درنگ (DLL)
۸۹۲	۱۶-۵ کاربردها
۸۹۲	۱۶-۵-۱ ضرب و سستز فرکانس
۸۹۵	۱۶-۵-۲ کاهش جابجایی (skew)
۸۹۶	۱۶-۵-۳ کاهش لرزش (jitter)
۸۹۹	فصل ۱۷ / اثرات کانال کوتاه و مدل های ترانزیستور
۹۰۰	۱۷-۱ نظریه کوچک شدن (Scaling)
۹۰۴	۱۷-۲ اثرات کانال - کوتاه
۹۰۴	۱۷-۲-۱ تغییر ولتاژ آستانه
۹۰۷	۱۷-۲-۲ کاهش قابلیت تحرک با میدان عمودی
۹۰۸	۱۷-۲-۳ اشباع سرعت
۹۱۰	۱۷-۲-۴ اثرات الکترون ها و داغ های انرژی
۹۱۱	۱۷-۲-۵ تغییر امپدانس خروجی با ولتاژ درین - سورس
۹۱۲	۱۷-۳ مدل های افزوده MOS
۹۱۳	۱۷-۳-۱ مدل سطح ۱
۹۱۳	۱۷-۳-۲ مدل سطح ۲
۹۱۶	۱۷-۳-۳ مدل سطح ۳
۹۱۷	۱۷-۳-۴ مجموعه BSIM
۹۱۸	۱۷-۳-۵ مدل های دیگر
۹۱۹	۱۷-۳-۶ مدل سازی خازن و بار
۹۲۰	۱۷-۳-۷ وابستگی به دما
۹۲۰	۱۷-۴ گوشه های فرآیند
۹۲۵	فصل ۱۸ / فناوری ساخت CMOS
۹۲۵	۱۸-۱ ملاحظات کلی
۹۲۷	۱۸-۲ پردازش ویفر
۹۲۷	۱۸-۳ لیتوگرافی نوری
۹۲۹	۱۸-۴ اکسیداسیون
۹۳۰	۱۸-۵ کاشت یونی
۹۳۲	۱۸-۶ لایه نشانی و ژدایش (etching)
۹۳۳	۱۸-۷ ساخت افزاره
۹۳۳	۱۸-۷-۱ افزاره های فعال

۹۳۸	افزاره‌های غیرفعال ۲-۷-۱۸
۹۴۴	اتصالات ۳-۷-۱۸
۹۴۷	قفل شدن Latch-up ۸-۱۸
۹۵۳	فصل ۱۹/ چیش و بسته‌بندی
۹۵۳	۱-۱۹ ملاحظات کلی چیش (Layout)
۹۵۴	۱-۱-۱۹ قوانین طراحی
۹۵۶	۲-۱-۱۹ اثر آتش
۹۵۷	۲-۱۹ روش‌های چیش آنالوگ
۹۵۷	۱-۲-۱۹ انزیم‌رهای چند انگشتی (Multi-finger)
۹۶۰	۲-۱۹ تقابل
۹۶۵	۲-۲-۱۹ مشکل نوارهای جداکننده اکسیدی (Shallow Trench Isolation)
۹۶۶	۴-۲-۱۹ اثرات مسایک چاه
۹۶۶	۵-۲-۱۹ توزیع جریان و ولتاژ جمع
۹۶۸	۶-۲-۱۹ افزاره‌های غیرفعال
۹۷۷	۷-۲-۱۹ اتصالات
۹۸۲	۸-۲-۱۹ پایه‌ها و حفاظت FSD
۹۸۵	۳-۱۹ تزویج زیربنا
۹۹۱	۴-۱۹ بسته‌بندی
۱۰۰۳	پیوست / فرآیند ساخت FinFET